Report item
Especificaciones del artículo
  • Se puede personalizar: YES
  • Nombre de la marca: DFRobot
  • Power: Low Power
  • Name: Waveshare
  • Frequency: Low Frequency
  • Model Number: CoreEP4CE10
  • Category: FPGA Core Board
  • For use with: EP4CE10 Development & Evaluation
  • Onboard MCU: EP4CE10F17C8N (ALTERA Cyclone IV)
  • Feature 1: 1 x EPCS16SI8N, nCONFIG button, RESET button, 4 x LEDs
  • Place of Origin: Guangdong, China (Mainland)
Descripción del producto


junta de núcleo FPGA, cuenta con el chip EP4CE10F17C8N ALTERA Ciclón IV a bordo

visión general

CoreEP4CE10 es un tablero de base FPGA que cuenta con un desa EP4CE10F17C8N bordo, es compatible con una mayor expansión.

  • a bordo De Configuración Serie EPCS16SI8N Deve
  • circuito integrado FPGA bas, tales como circuito de reloj
  • botón nconfig a bordo, botón de REINICIO, 4 x Led
  • todas las E/S de los puertos son accesibles en los cabezales de pin
  • onboard JTAG depuración/programación interfaz
  • 2.00mm pitch diseño, apto para ser enchufado en su sistema applation

¿ qué hay en la CoreEP4CE10

  1. EP4CE10F17C8N:ALTERA Ciclón IV FPGA deve whh características:
    • Frecuencia De operación:50 MHz
    • Voltaje De funcionamiento:1.15 V ~ 3.465 V
    • paquete:BGA256
    • e/S:164
    • ge:10 K
    • RAM:414kb
    • pll:2
    • depuración/Programación:soporta JTAG
  2. AMS1117-3.3 (en la parte inferior),3.3 V regulador de voltaje
  3. AMS1117-2.5 (en la parte inferior),2.5 V regulador de voltaje
  4. AMS1117-1.2 (en la parte inferior),1.2 V regulador de voltaje
  5. EPCS16,a bordo de la memoria FLASH en serie, para el almacenamiento de código
  6. poder indator
  7. LEDs
  8. botón de reinicio
  9. botón nCONFIG:para volver a configurar el chip FPGA, el equivalente a la energía resetear
  10. 50 M cristal activo
  11. interfaz JTAG:para la depuración/programación
  12. FPGA pins expansor,VCC, GND y todas las E/S de los puertos son accesibles en conectores de expansión para una mayor expansión

Productos relacionados

fotos

nota:
CoreEP4CE10 proporciona interfaz de depuración JTAG, sin embargo, no integra ninguna función de depuración, se requiere un depurador.
tablero de madre y programador/depurador en las fotos NO están incluidos en el pre.

Interfaz JTAG

la siguiente figura muestra la asignación de pines de cabecera de JTAG

Los Recursos para el desarrollo

la Guía Del Usuario Del CD incluye los recursos de desarrollo que figuran a continuación:

  • Software relacionado (Quaters II, NIOS II, etc)
  • Código Demo (Verilog, VHDL y NIOS II C)
  • Schemat (PDF)
  • Documentaciones de Desarrollo FPGA (Hojas de Datos, etc)

el paquete Contiene

  1. coreep4ce10 tablero de base x
  2. guía del usuario del CD de x 1

para grandes cantidades, por favor no dude en contactar con nosotros para la cita!

Detalles del paquete
  • Tipo de unidad: unidad
  • Peso del paquete: 0.2kg (0.44lb.)
  • Dimensiones del paquete: 10cm x 10cm x 10cm (3.94in x 3.94in x 3.94in)
Envío
Calcular los costes de envío por país/región y cantidad.
Cantidad: Enviar a:
Detalles del paquete
  • Tipo de unidad: unidad
  • Peso del paquete: 0.2kg (0.44lb.)
  • Dimensiones del paquete: 10cm x 10cm x 10cm (3.94in x 3.94in x 3.94in)
Pago
Estos son los métodos de pago aceptados por AliExpress. Todos ellos son procesados a través de nuestro socio: la plataforma de pago Alipay.